晶振负载电容外匹配电容计算与晶振振荡电路设计经验总结(III)

晶振负载电容外匹配电容CL1及CL2计算

如图3所示，如果晶振两端的等效电容与晶振标称的负载电容存在差异时，晶振输出的谐振频率将与标称工作的工作频率产生一定偏差（又称之为频偏），所以合理匹配合适的外加电容使晶振两端的等效电容等于或接近负载电容显得十分重要。

假设我们需要计算的电路参数如下所述。芯片管脚的输入电容如图三CN56XX所示，Ci=4.8pF；所需要采用的晶体规格如图二所示，标称负载电容CL=12.5pF，晶体的寄生电容CS=0.85pF。

我们可以得到下式：

为了保持晶体的负载平衡，在实际应用中，一般要求CG=CD，所以进一步可以得到下式： 

根据CG的组成部分，可以得到：

CG=Ci+CPCB+CL1=23.3pF

晶体布线时都会要求晶体尽量靠近振荡电路，所以CPCB一般比较小，取0.2pF；Ci=4.8pF。所以最终的计算结果如下：(CL2的计算过程类似)

CL1=CL2=18.3pF≈18pF

例外情况：

现在有很多芯片内部已经增加了补偿电容（internal capacitance），所以在设计的时候，只需要选按照芯片datasheet推荐的负载电容值的选择晶体即可，不需要额外再加电容。但是因为实际设计的寄生电路的不确定性，最好还是预留CL1/CL2的位置。

以上的计算都是基于CG=CD的前提，的确有一些意外情况，比如cypress的带RTC的nvsram的时钟晶体要求两边不对称，但是幸运的是，cypress给出了详细的计算过程以及选型参考

公司名：安徽赛福电子有限公司

邮箱：sunxs@anhuisafe.com

官网：www.acdianrong.com